Modélisation et évaluation de performances d'architectures matérielles

SEP est une méthode incrémentale orientée-composant de Simulation à évènements discrets et d'Evaluation de Performances adapté à la conception d'architectures matérielles numériques. Dans une première partie, nous définissons un modèle générique décrit en UML (Unified Modeling Language) dédié aux architectures de type DSP visées. Le comportement des composants élémentaires est construit par une spécification assistée à partir de méthodes Java.
L'utilisation de l'approche par composants autonomes rend possible la mise en place de nombreux mécanismes intéressants pour améliorer la réutilisation et la lisibilité des modèles, pour modéliser le jeu d'instructions, pour intégrer des modèles synchrones (Esterel). Dans une deuxième partie, nous intégrons dans notre environnement de conception des techniques de validation. Un mécanisme de liaison dynamique évolué est mis en place pour la validation fonctionnelle des modèles.
Dans une dernière partie, nous utilisons l'environnement construit pour valider la méthode sur plusieurs applications issues de projets industriels.