Conception des IP réutilisables dans les systèmes embarqués SoC. Synthèse architecturale des processeurs

Aujourd'hui, grâce au haut niveau d'intégration atteint dans le domaine des circuits intégrés, des systèmes numériques complets peuvent être intégrés sur une même puce. Pour faire face à la complexité de conception, nous nous intéressons, dans ce livre, à la modélisation multi-niveau des Systems on Chips (SoC) et à la synthèse des blocs IPs réutilisables. Notre travail est une contribution à l'analyse approfondie des différents niveaux de modélisation d'un système et des différents niveaux transactionnels de la communication inter-modules (message, transaction, transfert, pin, RTL).
Nous avons proposé des approches de conception des blocs Intellectual Property (IP) visant l'augmentation de leurs taux de réutilisation. Ces approches sont basées d'une part, sur la séparation complète entre la partie de traitement et la partie de communication et d'autre part sur l'ordonnancement adéquat des opérations des entrées/sorties. Nous présentons également l'outil de synthèse comportementale GAUT (Générateur Automatique de l'Unité de Traitement) et les résultats de certaines expérimentations faites avec cet outil.